

ET06: ดิสคริมีเนเตอร์ชนิดตอบสนองเวลาช่วงสั้นแบบประหยัดสำหรับ นับพัลส์นิวเคลียร์

*โอภาส อิศระชัย และสุวิทย์ ปุณณชัยยะ

ภาควิชานิวเคลียร์เทคโนโลยี คณะวิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย

ถนนพญาไท แขวงวังใหม่ เขตปทุมวัน กรุงเทพฯ 10330

โทรศัพท์ 0 2218 6773 โทรสาร 0 2218 6780 E-Mail: fnespn@eng.chula.ac.th

บทคัดย่อ

งานวิจัยนี้มีวัตถุประสงค์เพื่อพัฒนาดีสคริมีเนเตอร์ชนิดตอบสนองเวลาช่วงสั้น (Fast discriminator) แบบประหยัด แต่มีความสามารถคัดเลือกสัญญาณพัลส์นิวเคลียร์ในระดับนาโนวินาที สำหรับใช้ร่วมกับระบบนับโฟตอนชนิดตอบสนองเวลาช่วงสั้น อุปกรณ์ดีสคริมีเนเตอร์ที่ออกแบบขึ้นประกอบด้วย วงจรเปรียบเทียบแรงดันสัญญาณชนิดตอบสนองเวลาช่วงสั้น ซึ่งเลือกใช้วงจรสำเร็จรูปเบอร์ ADCMP601 วงจรโมโนสเตเบิลซึ่งรักษาคาบเวลาสัญญาณพัลส์ลอจิกทางออกด้วยการหน่วงเวลาตามคุณลักษณะของเกตลอจิก และวงจรขับสัญญาณทางออก ผลทดสอบการทำงานพบว่าอุปกรณ์ที่พัฒนาขึ้นสามารถคัดเลือกขนาดสัญญาณที่มีความกว้างพัลส์ 20 ns (FWHM) ในช่วงความสูงพัลส์ 0-4.5 V ให้ค่าสัมประสิทธิ์สหสัมพันธ์ (R^2) ระหว่างระดับคัดเลือกและขนาดสัญญาณเป็น 0.9996 สามารถรับอัตรานับพัลส์ได้มากกว่า 10 MHz โดยคาบเวลาสัญญาณพัลส์ลอจิกทางออกที่ 30 ns มีความเสถียรสูง และสามารถขับวงจรที่มีอิมพีแดนซ์ทางเข้าต่ำถึง 50 Ω นอกจากนี้ยังพบว่าการส่งสัญญาณไปยังอุปกรณ์นับพัลส์จะต้องระวังเรื่องการหยุดยั้งสัญญาณสะท้อนที่อาจจะส่งผลให้การนับผิดพลาด

คำสำคัญ: ดีสคริมีเนเตอร์ การนับพัลส์นิวเคลียร์ พัลส์ระดับนาโนวินาที การคัดเลือกขนาดสัญญาณ

An Economical Fast Discriminator for Nuclear Pulse Counting

* Opas Issarachai, and Suvit Punnachaiya

Department of Nuclear Technology, Faculty of Engineering, Chulalongkorn University

Phone: 0 2218 6773, Fax: 0 2218 6780, E-Mail: fnespn@eng.chula.ac.th

Abstract


This research work was aimed to develop a fast discriminator at low cost but high capability for discrimination a nanosecond nuclear pulse. The fast discriminator can be used in association with fast photon counting system. The designed structure consisted of the ultra-fast voltage comparator using ADCMP601 integrated circuit, the monostable multivibrator with controllable pulse width output by propagation delay of logic gate, and the fast response buffer amplifier. The tested results of pulse height discrimination of 0-4.5 V nuclear pulse with 30 ns (FWHM) pulse width showed the correlation coefficient (R^2) between discrimination level and pulse height was 0.9996, while the pulse rate more than 10 MHz could be counted. The 30 ns logic pulse width

output revealed high stable and could be smoothly driven to low impedance load at 50 Ω . For pulse signal transmission to the counter, it was also found that the termination of reflected signal must be considered because it may cause pulse counting error.


Keywords: Fast discriminator, Nuclear pulse counting, Nanosecond pulse, Pulse height discrimination

1. บทนำ

ในระบบนับพัลส์นิวเคลียร์ประเภทคัดแยกความสูงของพัลส์ (Pulse height discrimination) หลังกระบวนการแต่งรูปสัญญาณโดยไม่สนใจรูปสัญญาณ (Pulse shape) ที่เริ่มต้นจากหัววัดรังสีนั้น เมื่อกล่าวถึงอุปกรณ์ดิสคริมีเนเตอร์จะหมายถึงอุปกรณ์ที่ทำหน้าที่ในการคัดเลือกระดับสัญญาณพัลส์ ซึ่งประกอบด้วยวงจรเปรียบเทียบแรงดันไฟฟ้า (Voltage comparator)¹ วงจรคงค่าความกว้างสัญญาณพัลส์ลอจิก (Monostable multivibrator) และวงจรขับสัญญาณ (Buffer) สำหรับระบบนับโฟตอนแสงเรืองที่มีเวลาขาขึ้นของสัญญาณ (Rise time) สั้นในระดับ 2-5 ns อุปกรณ์ดิสคริมีเนเตอร์ต้องเป็นชนิดตอบสนองเวลาช่วงสั้น (Fast discriminator) การออกแบบจึงต้องพิจารณาวงจรที่มีความเร็วในการตอบสนองการเปลี่ยนแปลงระดับแรงดันไฟฟ้าสูงยิ่ง (Ultrafast speed)² ซึ่งแน่นอนว่าไอซี (Integrated circuit) ในกลุ่ม TTL (Transistor Transistor Logic) และวงจรเปรียบเทียบแรงดันไฟฟ้าธรรมดาไม่สามารถนำมาใช้ได้ ในรูปที่ 1 แสดงให้เห็นว่า TTL ไม่สามารถตอบสนองเวลาขาขึ้นของพัลส์ได้ทันเมื่อเปรียบเทียบกับไอซีกลุ่มที่มีความไวในการตอบสนองสูงยิ่งต่อการแปรเปลี่ยนระดับแรงดันไฟฟ้า ดังนั้นวงจรประกอบของอุปกรณ์ดิสคริมีเนเตอร์จึงต้องใช้ไอซีกลุ่ม Ultrafast speed สิ่งสำคัญในการออกแบบจะต้องรักษาความเสถียรในการทำงานทั้งในส่วนของการป้องกันการออสซิลเลตจากผลการกระชากกระแสจากแหล่งจ่ายไฟด้วยคาปาซิเตอร์เพื่อกรองการกระเพื่อมแรงดันไฟฟ้าขณะวงจรมีภาวะสวิตช์ดังในรูปที่ 2 และการส่งคลื่นสัญญาณความถี่สูงต้องคำนึงถึงสภาวะแมตชิ่ง³ (Matching) เพื่อจัดการรบกวนจากผลการสะท้อนสัญญาณบนสายส่งที่มีอิมพีแดนซ์ (Impedance) 50 หรือ 93 Ω



รูปที่ 1 การตอบสนองเวลาขาขึ้นของไอซีกลุ่ม Ultrafast speed และ TTL speed²




- ก. ไม่ใส่คาปาซิเตอร์ที่วงจร
ข. ใส่ค่าคาปาซิเตอร์แต่ไม่สมบูรณ์
รูปที่ 2 การกรองแหล่งจ่ายไฟฟ้าไม่ถูกต้องมีผลให้เกิดการออสซิลเลต (Oscillation)²

2. การพัฒนางจร

ได้พัฒนางจรดิสคริมีเนเตอร์แบบประหยัดที่สามารถปรับระดับดิสคริมีเนเตอร์เพื่อคัดเลือกรูปแบบสัญญาณพัลส์ระหว่าง 0-4.5 V และตอบสนองเวลาขาขึ้นของสัญญาณ 2.5 ns วงจรที่ออกแบบขึ้นประกอบด้วยวงจรย่อยที่ใช้ไอซีกลุ่มที่ไวต่อการตอบสนองเวลาช่วงสั้นซึ่งมีคุณลักษณะเฉพาะเหมาะสมกับความต้องการทางเทคนิค โดยมีรายละเอียดการออกแบบวงจรแต่ละส่วนดังนี้

2.1 การออกแบบวงจรเปรียบเทียบแรงดันไฟฟ้า

วงจรเปรียบเทียบระดับแรงดันไฟฟ้าเลือกใช้ไอซีเบอร์ ADCMP601BK⁴ (U1) ซึ่งเป็นไอซีที่มีความไวในการตอบสนองสูงต่อการแปรเปลี่ยนระดับแรงดันไฟฟ้า (Fast comparator) มีสัญญาณรบกวนต่ำและตอบสนองสัญญาณทางออก 2.5 V ด้วยเวลาขาขึ้น 2.2 ns จัดรูปแบบวงจรดังในรูปที่ 4 โดย R7, VR2 ใช้ปรับช่วงฮิสเทรีซิส (Hysteresis) ของวงจร ส่วน R5, VR1, C5 และ C13 ร่วมกันกำหนดแรงดันอ้างอิงปรับค่าได้ระหว่าง 0-4.5 V ป้อนที่ขากลับสัญญาณ (Inverting) ขณะที่สัญญาณพัลส์โฟตอนจะส่งเข้าทางขาไม่กลับสัญญาณ (Non-inverting) เปรียบเทียบกับระดับแรงดันอ้างอิงต่ำสุด (Discriminator level) ที่ตั้งค่าไว้ สัญญาณพัลส์ที่มีขนาดความสูงข้ามระดับแรงดันอ้างอิงจะถูกคัดเลือกด้วยการส่งพัลส์ลอจิกที่มีความกว้างพัลส์แปรเปลี่ยนตามขนาดพัลส์โฟตอนดังในรูปที่ 3



รูปที่ 3 การคัดเลือกสัญญาณพัลส์โฟตอนด้วยหลักการเปรียบเทียบแรงดันอ้างอิง

2.2 การออกแบบวงจรโมโนสเตเบิลมัลติไวเบรเตอร์


วงจรโมโนสเตเบิลมัลติไวเบรเตอร์ที่ออกแบบใช้เทคนิคการเปลี่ยนสถานะของ D-flip flop และรีเซตสถานะด้วยสัญญาณหน่วงเวลาจากอนุกรมของเกต (gate propagation delay) โดยเลือกไอซีเกตลอจิกชนิด Fast TTL series เบอร์ 74F74 (U6) และ 74F00 (U7) ดังวงจรในรูปที่ 4 วงจรโมโนสเตเบิลมัลติไวเบรเตอร์รับสัญญาณพัลส์กระตุ้นด้วยขอบขาขึ้นที่ขา Clock และรีเซตที่ขา Clear ด้วยสัญญาณหน่วงเวลาจากขา Q ของ D-flip flop ผ่านอนุกรมของเกตกลับสัญญาณ U7A-U7D ได้สัญญาณลอจิกทางขา Q ที่มีความกว้างพัลส์คงที่ 30 ns ส่งออกส่งไปยังวงจรขับสัญญาณ

2.3 การออกแบบวงจรขับสัญญาณ


วงจรขับสัญญาณหรือบัฟเฟอร์เลือกใช้ไอซีเบอร์ BUF634T¹ (U8) ซึ่งเป็นไอซีที่ไวต่อการเปลี่ยนระดับแรงดันสัญญาณไฟฟ้า (High speed buffer) โดยตอบสนองความถี่ย่านกว้าง 180 MHz และมีอัตราตอบสนองสัญญาณแรงดันไฟฟ้า (Slew rate) ที่ 2000 V/ μ s สามารถขับกระแสทางออกได้ 250 mA นำมาจัดเป็นวงจรขับสัญญาณในรูปที่ 4 จากอัตราตอบสนองสัญญาณแรงดันไฟฟ้าของไอซีสามารถคำนวณการตอบสนองสัญญาณแรงดันไฟฟ้าที่ระดับสัญญาณลอจิก 5 V เพื่อประเมินการตอบสนองเวลาขาขึ้นได้จาก $(5/2000V) \times 10^{-6} = 2.5$ ns สำหรับส่งไปโหลดที่มีอิมพีแดนซ์ต่ำ 50-93 Ω

2.4 การป้องกันการเกิดออสซิลเลต

การออกแบบแผ่นพิมพ์วงจร (Printed circuit board) จะต้องคำนึงถึงการรักษาความเสถียรของการทำงานในส่วนของการป้องกันการออสซิลเลตจากผลการกระชากกระแสจากแหล่งจ่ายไฟฟ้าด้วยคาปาซิเตอร์ เพื่อรองรับการกระเพื่อมแรงดันไฟฟ้าขณะวงจรสวิตช์ตัวตอบสนองเวลาช่วงสั้น การใส่คาปาซิเตอร์จะต้องใส่ให้ใกล้ตัวไอซีมากที่สุดและลดค่าอินดักแตนซ์ของวงจรลงให้น้อยที่สุด



รูปที่ 4 วงจรดีสคริมีเนเตอร์ชนิดไวต่อการตอบสนองเวลาช่วงสั้น




- ก. ไอซีที่ใช้ในการพัฒนาดีสคริมีเนเตอร์ ข. โมดูลดีสคริมีเนเตอร์ที่ประกอบ
รูปที่ 5 โมดูลดีสคริมีเนเตอร์ที่ประกอบให้ทำงานร่วมกับวงจรขยายสัญญาณพัลส์ที่พัฒนาขึ้น

3. วิธีการทดสอบ

เครื่องมือและอุปกรณ์ในการทดสอบ

1. เครื่องกำเนิดรูปสัญญาณ Hewlett Packard รุ่น 8111 (20 MHz)
2. เครื่องอ่านรูปสัญญาณ Tektronix รุ่น 2465 (350 MHz BW)
3. มัลติมิเตอร์ชนิดดิจิตอล Fluke รุ่น 73 iii
4. แหล่งจ่ายไฟฟ้าแรงดันต่ำ ± 12 V และ 5 V
5. หัวต่อสาย 3 ทางพร้อมเทอร์มินเนเตอร์ (Terminator) 50 และ 93 Ω
6. สายเคเบิลโคแอกเซียล (Coaxial cable, BNC-BNC)
7. โมดูลดีสคริมีเนเตอร์ที่พัฒนาขึ้น




รูปที่ 6 แผนภาพการจัดอุปกรณ์ทดสอบวงจรดีสคริมีเนเตอร์


วิธีการทดสอบ

จัดอุปกรณ์ทดสอบดังแผนภาพรูปที่ 6 พร้อมจัดกระบวนการแมต칭 (Matching) ในระบบส่งสัญญาณ เพื่อทดสอบลักษณะเฉพาะของวงจรดิสคริมีเนเตอร์ชนิดตอบสนองเวลาช่วงสั้นที่พัฒนาขึ้น โดยตั้งระดับดิสคริมีเนเตอร์ที่ 0.5 V ป้อนสัญญาณพัลส์รูปเหลี่ยมที่มีขนาด 0.65 V ความกว้างพัลส์ 30 ns และความถี่ 1 MHz จากเครื่องกำเนิดรูปสัญญาณผ่านวงจรขยายสัญญาณพัลส์ (Fast pulse amplifier) วัดความต้องการกระแสไฟฟ้าของวงจรขณะทำงานด้วยมัลติมิเตอร์ชนิดดิจิทัลและอ่านรูปสัญญาณลอจิกทางออกได้ผลทดสอบรูปสัญญาณดังในรูปที่ 7.ก จากนั้นเพิ่มความถี่เป็น 10 MHz ได้ผลทดสอบรูปสัญญาณดังในรูปที่ 7.ข ขั้นตอนสุดท้ายทดสอบการคัดเลือกสัญญาณโดยแปรเปลี่ยนขนาดสัญญาณพัลส์ทางเข้าและอ่านความสัมพันธ์ระหว่างขนาดสัญญาณพัลส์ทางออกกับระดับดิสคริมีเนเตอร์ที่จุด Half triggering ได้ผลทดสอบดังตารางที่ 1 พร้อมเส้นกราฟรูปที่ 8

4. ผลการทดลองและวิจารณ์




ก. เปรียบเทียบสัญญาณทางเข้าและออก




ข. สัญญาณทางออกที่ 10 MHz

รูปที่ 7 รูปสัญญาณลอจิกจากวงจรดิสคริมีเนเตอร์



ก. รูปสัญญาณที่ไม่ใส่เทอร์มิเนเตอร์




ข. รูปสัญญาณที่ใส่เทอร์มิเนเตอร์

รูปที่ 8 รูปสัญญาณลอจิกจากวงจรดิสคริมีเนเตอร์

ตารางที่ 1 ความสัมพันธ์ระหว่างขนาดสัญญาณพัลส์กับระดับดิจิตอล

ขนาดสัญญาณพัลส์	ระดับดิจิตอล
0.045	0.05
0.075	0.08
0.11	0.1
0.195	0.2
0.295	0.3
0.49	0.5
0.75	0.8
0.95	1
1.96	2
2.85	3
3.95	4
4.45	4.5



รูปที่ 9 เส้นกราฟความเป็นเชิงเส้นของระดับดิจิตอล

ผลทดสอบการทำงานของวงจรดิจิตอลที่พัฒนาขึ้นพบว่าวงจรต้องการแหล่งจ่ายไฟฟ้าแรงดันต่ำ ± 12 V กระแสไฟฟ้า 250 mA และ 5 V กระแสไฟฟ้า 100 mA สามารถตอบสนองสัญญาณพัลส์ความถี่มากกว่า 10 MHz ที่มีเวลาขึ้นน้อยกว่า 3 ns มีความกว้างพัลส์ 20 ns (FWHM) โดยให้สัญญาณลอจิกทางออกที่มีความกว้างพัลส์ 30 ns คงที่ และสามารถคัดเลือกสัญญาณได้จาก 0-4.5 V โดยให้ค่าสัมประสิทธิ์สหสัมพันธ์เชิงเส้น (R^2) ระหว่างระดับดิจิตอลและขนาดสัญญาณพัลส์เป็น 0.9996 นอกจากนี้วงจรที่พัฒนาขึ้นยังสามารถขับวงจรที่มีอิมพีแดนซ์ทางเข้าต่ำถึง 50 Ω ได้โดยไม่กระทบรูปสัญญาณ อย่างไรก็ตามการจัดระบบทดสอบต้องคำนึงถึงผลการรบกวนของสัญญาณสะท้อนเมื่อระบบไม่อยู่ในสถานะเมแทซิงดังแสดงในรูปที่ 8.ก เปรียบเทียบกับสัญญาณลอจิกรูปที่ 8.ข ที่จัดระบบให้อยู่ในสถานะเมแทซิง และจะเห็นได้ว่าเครื่องอ่านรูปสัญญาณชนิดอนาล็อกที่มีย่านตอบสนองความถี่กว้างยังมีความสำคัญมากในการอ่านรูปสัญญาณระดับนาโนวินาทีในงานวิจัยที่ต้องการรายละเอียดของสัญญาณสูง

5. สรุป

วงจรดิจิตอลชนิดตอบสนองเวลาช่วงสั้นที่พัฒนาขึ้น เลือกใช้ไอซีเปรียบเทียบระดับแรงดันไฟฟ้าชนิด Fast voltage comparator, วงจรโมโนสเตเบิลมัลติไวเบรเตอร์ใช้เกิดลอจิกในกลุ่ม Fast TTL และวงจรบัฟเฟอร์ชนิด High speed buffer ซึ่งไอซีดังกล่าวหาได้ไม่ยากและมีราคาประหยัด แต่มีสมรรถนะในการคัดเลือกขนาดสัญญาณพัลส์ในระดับนาโนวินาทีได้ ในการออกแบบแผ่นพิมพ์วงจรต้องระมัดระวังเรื่องการวางคาปาซิเตอร์กรองการกระเพื่อมแรงดันไฟฟ้าของแหล่งจ่ายขณะวงจรสวิตช์ตัวตอบสนองเวลาช่วงสั้นและในการจัดระบบวัดสัญญาณพัลส์นิวเคลียร์ที่มีคาบเวลาสั้นนั้นการส่งสัญญาณพัลส์ต้องคำนึงถึงการจัดสัญญาณสะท้อนด้วยกระบวนการเมแทซิงในระบบส่งสัญญาณพัลส์เสมอ

6. กิตติกรรมประกาศ

คณะผู้วิจัยขอขอบคุณ บัณฑิตวิทยาลัย จุฬาลงกรณ์มหาวิทยาลัย ที่สนับสนุนทุนวิจัย พร้อมกันนี้ขอขอบคุณ ห้องปฏิบัติการวิจัยและพัฒนาอิเล็กทรอนิกส์และอุปกรณ์วัดนิวเคลียร์ ภาควิชานิวเคลียร์เทคโนโลยี คณะวิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย ที่สนับสนุนเครื่องมือและอุปกรณ์สำหรับการทดลองในงานวิจัยนี้

7. เอกสารอ้างอิง

1. Nicholson, P. W., 1974. Nuclear Electronics. John Wiley & Sons, New York, p.221.
2. Linear Technology Corporation, 1991. Ultra fast precision 10 ns comparator. LT1016 Data sheet. Linear Technology Corporation, U.S.A.
3. Millman, J., Taub, H., 1965. Pulse, Digital, and Switching Waveforms. McGraw-Hill Inc., New York, p.83-105.
4. Analog Devices, 2006. Single-supply TTL/CMOS comparators. ADCMP601BK Data sheet. Analog Devices, incorporation, U.S.A.
5. Burr-Brown, 2007. 250 mA High speed buffer. BUF634 Data sheet. Texas Instruments incorporated, U.S.A.